8ns 4M_bit高可靠性静态随机存储器

• 作者: 周云波 张国贤 杨晓花 王燕
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 静态存储器 字线局部译码电路 电压降低转换电路 冗余修补电路
• 年，卷（期）: 2010,（10）
• 页码范围: 16-20
• 分类号: TN402
• 字数: 2371字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2010.10.005

摘要

为了满足目前对大容量、高速、高可靠性静态随机存储器(SRAM)越来越多的需求和解决高集成度的SRAM成品率深受生产工艺影响的问题,文章提出了一个256k×16bit高性能SRAM的设计.主要针对以下几个方面进行了描述:采用分级字线的方法和字线局部译码电路,提高速度;采用全PMOS管启动电路、与电源无关的偏置和加入补偿电容的稳压电路消除振荡、提高可靠性、降低功耗;冗余修补电路提高产品成品率.该4M_bit SRAM芯片采用SMIC 0.18 μm标准工艺,地址转换和存取时间仅为8ns,在SS模型125℃加入寄生参数且每个I/O PAD端口挂50pF电容的情况下,仿真结果表明从地址建立到数据读出仅需要7.16ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王燕	苏州大学电子信息学院	29	82	6.0	8.0
2	周云波	江南大学物联网工程学院	4	9	2.0	2.0
3	张国贤		4	10	2.0	3.0
4	杨晓花		2	21	2.0	2.0