卷积-RS级联译码器并行帧同步算法及实现

• 作者: 张彧 潘长勇 苏承毅
• 来源期刊: 电视技术
• 学科: 工学
• 关键词: 帧同步 级联码 并行结构 FPGA
• 年，卷（期）: 2010,（11）
• 页码范围: 48-50
• 分类号: TN911.2
• 字数: 2054字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-8692.2010.11.013

摘要

针对卷积-RS码级联译码器中的帧同步问题,提出了一种高速并行结构.该结构采用符号域同步算法替代传统的比特域同步算法,克服了传统级联译码器中帧同步器的速率瓶颈.该算法使用多路并行相关,再由状态机根据各路相关结果进行同步判断.设计中同时考虑了帧头容错和抗滑码功能.在Stratix Ⅱ FPGA上,该帧同步器结构的实现可以达到1.2 Gbit/s以上的数据处理速率.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	潘长勇		83	514	14.0	19.0
7	张彧		15	97	5.0	9.0
13	苏承毅		1	6	1.0	1.0