基于FPGA的卷积码Viterbi译码器实现方法

• 作者: 屈鹏 张毓桐 李明阳 柏鹏
• 来源期刊: 科学技术与工程
• 学科: 工学
• 关键词: 卷积码 网格图 Viterbi译码器 状态机
• 年，卷（期）: 2013,（18）
• 所属期刊栏目: 研究简报
• 页码范围: 5371-5375
• 页数: 5页
• 分类号: TP391.2
• 字数: 2705字
• 语种: 中文

摘要

基于状态机设计了FPGA平台的卷积码Viterbi译码器.分析了该卷积码的格型图.利用其状态转移矩阵特点对Viterbi译码算法进行了简化.将译码器核心工作过程分为计算、比较、输出三个状态,通过计数器控制状态的转换.针对加法器不同的复用方法提出三种结构的译码器,并对不同结构的资源消耗情况进行了分析比较,这三种结构为实现更灵活的设计提供了选择依据.最后利用Modelsim软件对其进行了仿真,时序和译码结果和预期一致,证明该译码器的有效性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	柏鹏	空军工程大学综合电子信息系统与电子对抗技术研究中心	80	301	9.0	12.0
2	李明阳	空军工程大学装备管理与安全工程学院	35	120	6.0	7.0
6	张毓桐	空军工程大学理学院	3	8	1.0	2.0
7	屈鹏	空军工程大学装备管理与安全工程学院	4	12	2.0	3.0