基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着FPGA集成度和复杂性的增加,测试显得尤为重要,但是测试是FPGA设计中费用最高、难度最大的一个环节.由于片上系统的快速发展,ATE的速度及其存储量已经不能满足测试的要求,因此出现了内建自测试技术.本研究的主要目的是实现一个对32个单元、每个单元8比特大小的SRAM测试的BIST,采用的测试方法为MARCH算法.在设计中采用的是Verilog语言,用QautusⅡ9.0软件对设计进行仿真,并对仿真结果进行分析判断.
推荐文章
基于存储器内建自测试的全速测试设计
存储器内建自测试
流水寄存器
全速测试
Flash存储器的内建自测试设计
flash存储器
故障模型
内建自测试
基于软件内建自测试模板内容的研究
内建自测试
可测性设计
程序流程
硬件复用的内建自测试结构设计
内建自测试
测试生成
多输入特征分析
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于MARCH算法的SRAM内建自测试设计
来源期刊 计算机与现代化 学科 工学
关键词 内建自测试 MARCH算法 QautusⅡ9.0
年,卷(期) 2013,(8) 所属期刊栏目 计算机仿真
研究方向 页码范围 99-101
页数 3页 分类号 TP206
字数 1543字 语种 中文
DOI 10.3969/j.issn.1006-2475.2013.08.025
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张小锋 南昌航空大学信息与工程学院 36 172 7.0 10.0
2 张铜 南昌航空大学信息与工程学院 1 5 1.0 1.0
3 成本茂 南昌航空大学信息与工程学院 1 5 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (12)
共引文献  (18)
参考文献  (8)
节点文献
引证文献  (5)
同被引文献  (7)
二级引证文献  (4)
1980(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(1)
  • 参考文献(0)
  • 二级参考文献(1)
2006(2)
  • 参考文献(2)
  • 二级参考文献(0)
2007(3)
  • 参考文献(1)
  • 二级参考文献(2)
2008(2)
  • 参考文献(1)
  • 二级参考文献(1)
2009(3)
  • 参考文献(1)
  • 二级参考文献(2)
2010(3)
  • 参考文献(0)
  • 二级参考文献(3)
2011(3)
  • 参考文献(2)
  • 二级参考文献(1)
2012(1)
  • 参考文献(1)
  • 二级参考文献(0)
2013(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(3)
  • 引证文献(2)
  • 二级引证文献(1)
2016(5)
  • 引证文献(2)
  • 二级引证文献(3)
研究主题发展历程
节点文献
内建自测试
MARCH算法
QautusⅡ9.0
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机与现代化
月刊
1006-2475
36-1137/TP
大16开
南昌市井冈山大道1416号
44-121
1985
chi
出版文献量(篇)
9036
总下载数(次)
25
论文1v1指导