基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
针对集成电路前端设计中的定点小数乘法器,提出一种既能够优化其内部加法器数量又能优化各级加法结果位宽的低功耗算法,而且在算法的实现技术上,解决目前低功耗设计中算法自身逻辑单元引入被优化系统从而降低系统优化效果的问题.在介绍该算法的理论基础和实现细节后,为了取得更加客观、更具有统计特性的低功耗优化效果,以该算法对某含有大量不同类型小数乘法器的射频模块进行优化.优化后FPGA测试结果显示逻辑占用率降低了39.3%,寄存器总数降低了45.0%,内存占用率降低了36.9%.该算法是一种高效的低功耗算法,并且解决了一般算法实现技术的缺陷与不足,其适用于对含有大量小数乘法运算的系统进行低功耗优化,例如数字信号处理和数字滤波器等.
推荐文章
一种改进的 CSA 低功耗阵列乘法器的实现
乘法器
低功耗
改进的CSA阵列
关键路径
Booth-4算法
定点符号高速乘法器的设计与FPGA实现
乘法器
FPGA
修正布斯算法
华莱士树
42压缩器
基于FPGA的24×24位低功耗乘法器的设计
乘法器
动态功耗
FPGA
ASIC
20×18位符号定点乘法器的FPGA实现
定点乘法器
VerilogHDL
Booth算法
4-2压缩
波形仿真
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 定点小数乘法器的低功耗算法与实现技术
来源期刊 中南大学学报(自然科学版) 学科 工学
关键词 定点小数乘法 加法器数量 位宽 缺省 逻辑单元 功耗 面积
年,卷(期) 2014,(1) 所属期刊栏目 机械工程·控制科学与工程
研究方向 页码范围 132-141
页数 10页 分类号 TN702|TN402
字数 语种 中文
DOI
五维指标
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (33)
共引文献  (14)
参考文献  (6)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1987(1)
  • 参考文献(0)
  • 二级参考文献(1)
1992(1)
  • 参考文献(0)
  • 二级参考文献(1)
1993(2)
  • 参考文献(0)
  • 二级参考文献(2)
1996(2)
  • 参考文献(1)
  • 二级参考文献(1)
1999(2)
  • 参考文献(0)
  • 二级参考文献(2)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(4)
  • 参考文献(0)
  • 二级参考文献(4)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(4)
  • 参考文献(0)
  • 二级参考文献(4)
2008(6)
  • 参考文献(0)
  • 二级参考文献(6)
2009(7)
  • 参考文献(0)
  • 二级参考文献(7)
2010(4)
  • 参考文献(2)
  • 二级参考文献(2)
2011(1)
  • 参考文献(0)
  • 二级参考文献(1)
2012(2)
  • 参考文献(2)
  • 二级参考文献(0)
2014(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
定点小数乘法
加法器数量
位宽
缺省
逻辑单元
功耗
面积
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
中南大学学报(自然科学版)
月刊
1672-7207
43-1426/N
大16开
湖南省长沙市中南大学校内
42-19
1956
chi
出版文献量(篇)
7515
总下载数(次)
5
总被引数(次)
79127
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导