深亚微米工艺下逻辑功效法延时估算的改进

• 作者: 毕卓 陈晓君
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 逻辑功效 延时估算 速度饱和 深亚微米
• 年，卷（期）: 2014,（4）
• 所属期刊栏目: 高性能计算
• 页码范围: 589-595
• 页数: 7页
• 分类号: TP302.2
• 字数: 4633字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2014.04.004

摘要

逻辑功效法延时估算是由Sutherland I E提出的,可以在设计初期快速估算逻辑门和逻辑电路的延时,减小逻辑电路设计的难度.但是,随着深亚微米CMOS工艺的普及,短沟道效应开始影响经典逻辑功效法的正确性.为了提高逻辑功效法估算精度,提出一种考虑速度饱和效应的改进方法,该方法主要分两步:首先,考虑反相器PMOS与NMOS宽之比,精确估算反相器的延时,并归一化;然后,基于反相器的延时和速度饱和的影响,估算逻辑门的延时.仿真模型采用了美国亚利桑那州立大学的PTM 32nm、65 nm、90 nm和130nm的模型,45nm采用了北卡罗来纳州立大学的FreePDK的模型,结合hspice仿真.经实验数据对比,该方法对与非门延时的估算精度提高约1O％.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	毕卓	上海大学机电工程与自动化学院	11	58	4.0	7.0
2	陈晓君	上海大学微电子研发中心	5	10	2.0	3.0