一种高电源抑制低温漂带隙基准电路设计

• 作者: 于全东 张国俊 杨琦
• 来源期刊: 微电子学与计算机
• 关键词: 带隙基准 高电源抑制 低温漂 片上系统
• 年，卷（期）: 2016,（4）
• 页码范围: 148-151,156
• 页数: 5页
• 分类号: TN433
• 语种: 中文

摘要

基于CSMC 0．5μm BCD工艺，设计了一种应用于片上系统（SOC）芯片的低温漂高电源抑制的带隙基准电路．采用一种带有负反馈环路调整型的电压预调整电路，并且将基准电压形成于负反馈环路，基准电路的电源抑制特性得到显著提高．仿真得到的电源抑制比分别为－177．6dB＠ dc ，－82．7dB＠1M Hz ．此电路可以在－55～125℃范围内实现较小的温度系数，温度系数为5．76×10－6／℃．

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张国俊	电子科技大学电子薄膜与集成器件国家重点实验室	57	231	8.0	11.0
2	杨琦	电子科技大学电子薄膜与集成器件国家重点实验室	2	7	2.0	2.0
3	于全东	电子科技大学电子薄膜与集成器件国家重点实验室	1	3	1.0	1.0