作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
作为SDRAM的第3代动态同步存储器,DDR3以其高速率存储、大容量、低功耗以及良好的兼容性得到广泛应用.基于目前高速信号存储领域对存储性能要求越来越高,利用Virtex-7系列FPGA实现了DDR3控制器,自行设计用户接口模块有效控制数据读写.该DDR3控制器有效解决了目前存储器速率有限、功耗较大、带宽较低的问题.最终通过Modelsim仿真平台进行功能仿真验证,并且在硬件平台测试,验证了该控制器稳定性好,占用资源少以及可移植性强.
推荐文章
基于Stratix Ⅲ的DDR3 SDRAM控制器设计
FPGA
DDR3SDRAM
ALTMEMPHY
有限状态机
高速DDR3存储控制器的时钟偏差控制和优化
DDR3存储控制器
布图布局
时钟树
手动干预
时钟偏差
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的DDR3控制器设计
来源期刊 电子测量技术 学科 工学
关键词 DDR3 SDRAM FPGA modelsim
年,卷(期) 2017,(1) 所属期刊栏目 可编程器件应用
研究方向 页码范围 118-122
页数 5页 分类号 TP333
字数 1533字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 宗凯 河海大学计算机与信息学院 3 22 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (70)
共引文献  (101)
参考文献  (10)
节点文献
引证文献  (16)
同被引文献  (59)
二级引证文献  (16)
1995(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2005(2)
  • 参考文献(0)
  • 二级参考文献(2)
2006(5)
  • 参考文献(0)
  • 二级参考文献(5)
2007(8)
  • 参考文献(1)
  • 二级参考文献(7)
2008(4)
  • 参考文献(0)
  • 二级参考文献(4)
2009(5)
  • 参考文献(0)
  • 二级参考文献(5)
2010(9)
  • 参考文献(0)
  • 二级参考文献(9)
2011(15)
  • 参考文献(0)
  • 二级参考文献(15)
2012(19)
  • 参考文献(3)
  • 二级参考文献(16)
2013(8)
  • 参考文献(4)
  • 二级参考文献(4)
2014(1)
  • 参考文献(1)
  • 二级参考文献(0)
2015(1)
  • 参考文献(1)
  • 二级参考文献(0)
2017(1)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
2018(7)
  • 引证文献(7)
  • 二级引证文献(0)
2019(18)
  • 引证文献(8)
  • 二级引证文献(10)
2020(6)
  • 引证文献(0)
  • 二级引证文献(6)
研究主题发展历程
节点文献
DDR3
SDRAM
FPGA
modelsim
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量技术
半月刊
1002-7300
11-2175/TN
大16开
北京市东城区北河沿大街79号
2-336
1977
chi
出版文献量(篇)
9342
总下载数(次)
50
论文1v1指导