基于单计算单元的极化码CA-SCL译码器FPGA设计

• 作者: 仰枫帆 魏一鸣
• 来源期刊: 计算机与数字工程
• 学科: 工学
• 关键词: 极化码 SCL译码算法 单计算单元 FPGA
• 年，卷（期）: 2018,（2）
• 所属期刊栏目: 工程实践
• 页码范围: 391-396
• 页数: 6页
• 分类号: TN911
• 字数: 3174字
• 语种: 中文
• DOI: 10.3969/j.issn.1672-9722.2018.02.036

摘要

极化码作为近年来信道编码领域的焦点,其硬件实现的研究逐渐受到了人们的关注.目前,CA-SCL译码算法为公认的性能较好的译码算法.为了提高极化码CA-SCL译码算法的实现并行度,现有译码结构为每一条译码候选路径都配备了一个SC计算核心,而每个核心都含有大量的计算单元从而消耗了大量硬件资源.论文针对此情况,提出了单计算单元架构,即每条路径仅对应一个计算单元,大大减小了系统面积.选用Alter公司的Strtix V系列器件码长为1024,码率为1/2,列表宽度L=32的极化码SCL硬件译码算法.译码器在300MHz的工作频率下的吞吐率可达到6.24Mbps,硬件资源使用率仅为6%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	仰枫帆	南京航空航天大学电子信息工程学院	47	108	6.0	7.0
2	魏一鸣	南京航空航天大学电子信息工程学院	1	2	1.0	1.0