集成电路的ESD防护关键技术分析

• 作者: 时聪
• 来源期刊: 电子测试
• 关键词: 集成电路 ESD防护 关键技术 分析
• 年，卷（期）: 2018,（11）
• 所属期刊栏目: 理论与算法
• 页码范围: 41-42
• 页数: 2页
• 字数: 2823字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2018.11.019

摘要

与集成电路的发展相对应,芯片采用的工艺也在随之提升,具有比较良好的性能,但是同时先进工艺的使用对芯片产生的静电放电既ESD的承受能力降低了,因此需要提升ESD的防护能力.从而进行ESD防护电路的有效设计,我国ESD的发展应当充分向国际水平看齐.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	时聪		1	4	1.0	1.0