集成电路的ESD防护关键技术分析

• 作者: 姜祝 孟翔宇 张月奎 赵明 马琛
• 来源期刊: 电子测试
• 关键词: 集成电路 ESD防护 关键技术 分析
• 年，卷（期）: 2019,（11）
• 所属期刊栏目: 测试工具与解决方案
• 页码范围: 109-110
• 页数: 2页
• 字数: 3010字
• 语种: 中文
• DOI: 10.3969/j.issn.1000-8519.2019.11.043

摘要

随着消费者对集成电路要求的提高,芯片在生产过程中采用的工艺也不断得到改良提高,这对于改善提高芯片整体性能无疑具有关键作用和意义.但是在这个过程中,先进工艺也带来一定不良作用,其中比较明显的就是集成电路对芯片产生的静电放电的承受力有所下降,基于此,需要针对芯片的静电放电的防护技术进行强化.本文重点分析了当前集成电路中对静电放电防护的关键技术.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	姜祝		11	19	2.0	3.0
2	马琛		7	17	3.0	3.0
3	孟翔宇		8	17	3.0	3.0
4	赵明		4	4	2.0	2.0
5	张月奎		2	4	2.0	2.0