FPGA上分布式Viterbi译码器实现技术

• 作者: 徐友云 罗汉文 阮铭
• 来源期刊: 通信技术
• 学科: 工学
• 关键词: 分布式结构 Viterbi译码器 现场可编程阵列
• 年，卷（期）: 2001,（4）
• 所属期刊栏目: 传输
• 页码范围: 32-34
• 页数: 3页
• 分类号: TN91
• 字数: 2055字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-0802.2001.04.011

摘要

分布式Viterbi译码器是一种物理分散、逻辑统一的译码器.它在多个现场可编程阵列(FPGA)上实现各功能模块,以充分利用各FPGA的容裕量,达到系统资源分配的平衡.通过一个大规模设计中分布式Viterbi译码器实例的剖析,说明分布式结构设计的特点及实现技术.这里给出的Viterbi译码器实例对其他分布式FPGA器件的设计也有较高的参考价值.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	罗汉文	上海交通大学电子信息学院	244	1145	15.0	22.0
2	徐友云	上海交通大学电子信息学院	71	482	12.0	19.0
3	阮铭	上海交通大学电子信息学院	10	101	4.0	10.0