基于Verilog HDL语言的硬件乘法器设计

• 作者: 刘隽 唐雄民 彭永进
• 来源期刊: 电子元器件应用
• 学科: 工学
• 关键词: 硬件乘法器 改进Booth算法 WALLACE Tree算法 VERILOG HDL
• 年，卷（期）: 2004,（12）
• 页码范围: 32-34
• 页数: 3页
• 分类号: TP332

摘要

探讨主要的硬件数字乘法器设计算法。使用Verilog HDL硬件语言设计出一种高效实用的硬件乘法器。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	唐雄民	湖南大学电气与信息工程学院	21	217	9.0	14.0
2	刘隽	湖南大学电气与信息工程学院	3	25	2.0	3.0