基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
根据一款32位嵌入式CPU的400MHz主频的要求,结合该CPU五级流水线结构,并借鉴各种算法成熟的加法器,提出了一种电路设计简单、速度快、功耗低、版图面积小的32位改进定点加法器的设计方案,为后续浮点加法器的设计提供了很好的铺垫.
推荐文章
32位嵌入式定/浮点乘法器设计
乘法器
Booth算法
乘法阵列
CSA加法器
支持短向量的32位快速加法器设计
短向量
加法器
并行前缀
进位链
时序
基于FPGA的32位浮点加法器的设计
浮点加法器
TI
流水线
LOD
32位稀疏树加法器的设计改进与实现
稀疏树
并行前缀
加法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一款32位嵌入式CPU的定点加法器设计
来源期刊 电子技术应用 学科 工学
关键词 借鉴 改进 定点 加法器
年,卷(期) 2005,(10) 所属期刊栏目 集成电路应用
研究方向 页码范围 76-78
页数 3页 分类号 TN4
字数 2170字 语种 中文
DOI 10.3969/j.issn.0258-7998.2005.10.026
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 夏有为 同济大学微电子中心 2 14 2.0 2.0
2 林正浩 同济大学微电子中心 23 284 9.0 16.0
3 杨晓峰 同济大学微电子中心 8 72 5.0 8.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (2)
同被引文献  (4)
二级引证文献  (1)
2005(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2010(1)
  • 引证文献(1)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
借鉴
改进
定点
加法器
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子技术应用
月刊
0258-7998
11-2305/TN
大16开
北京海淀区清华东路25号
2-889
1975
chi
出版文献量(篇)
11134
总下载数(次)
28
总被引数(次)
66888
论文1v1指导