作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
一种用修正全NMOS管逻辑(ANT)实现的树形结构高速32 bit carry Lookahead加法器,使用两相时钟动态CMOS逻辑、修正不反向ANT逻辑和二进制树形结构实现.该加法器运用0.25 μm工艺,文中给出了修正ANT逻辑中所有晶体管的宽长尺寸和仿真结果,最高工作频率为2 GHz,计算结果在3.5个时钟周期后有效.
推荐文章
基于FPGA的32位浮点加法器的设计
浮点加法器
TI
流水线
LOD
MCML结构高速低功耗加法器设计
MCML
功耗
加法器
CMOS
支持短向量的32位快速加法器设计
短向量
加法器
并行前缀
进位链
时序
基于改进型选择进位加法器的32位浮点乘法器设计
修正Booth算法
Wallace树结构
选择进位加法器
浮点乘法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于修正ANT逻辑高速树形32 Bit Carry Lookahead加法器
来源期刊 电子器件 学科 工学
关键词 树形 32位 carry look ahead adder(CLA) 全NMOS管逻辑(ANT)
年,卷(期) 2006,(2) 所属期刊栏目
研究方向 页码范围 553-556,560
页数 5页 分类号 TP331.1
字数 1734字 语种 中文
DOI 10.3969/j.issn.1005-9490.2006.02.068
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 罗岚 东南大学国家专用集成电路系统工程技术研究中心 27 260 10.0 14.0
2 吴艳 东南大学国家专用集成电路系统工程技术研究中心 9 73 5.0 8.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (6)
节点文献
引证文献  (3)
同被引文献  (2)
二级引证文献  (0)
1986(1)
  • 参考文献(1)
  • 二级参考文献(0)
1989(1)
  • 参考文献(1)
  • 二级参考文献(0)
1996(2)
  • 参考文献(2)
  • 二级参考文献(0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2015(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(2)
  • 引证文献(2)
  • 二级引证文献(0)
研究主题发展历程
节点文献
树形
32位 carry look ahead adder(CLA)
全NMOS管逻辑(ANT)
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子器件
双月刊
1005-9490
32-1416/TN
大16开
南京市四牌楼2号
1978
chi
出版文献量(篇)
5460
总下载数(次)
21
总被引数(次)
27643
论文1v1指导