一种高效结构的多输入浮点加法器在FPGA上的实现

• 作者: 朱亮 杜勇 陈健 韩方景
• 来源期刊: 计算机工程与科学
• 学科: 工学
• 关键词: 浮点加法器 多输入 FPGA 高效算法
• 年，卷（期）: 2006,（1）
• 所属期刊栏目: 研究与实现
• 页码范围: 110-111,118
• 页数: 3页
• 分类号: TP332
• 字数: 1931字
• 语种: 中文
• DOI: 10.3969/j.issn.1007-130X.2006.01.037

摘要

传统的多输入浮点加法运算是通过级联二输入浮点加法器来实现的,这种结构不可避免地使运算时延和所需逻辑资源成倍增加,从而越来越难以满足需要进行高速数字信号处理的需求.本文提出了一种适合在FPGA上实现的浮点数据格式和可以在四级流水线内完成的一种高效多输入浮点加法器结构,并给出了在Xilinx公司Virtex系列芯片上的测试数据.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	韩方景	国防科技大学电子科学与工程学院	41	230	8.0	13.0
2	朱亮	国防科技大学电子科学与工程学院	8	67	3.0	8.0
3	杜勇	国防科技大学电子科学与工程学院	6	28	2.0	5.0
4	陈健		8	31	4.0	5.0