基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
随着集成电路设计规模的不断增大,在系统芯片SoC(System on a Chip)中嵌入大量的SRAM存储器的设计方法变得越来越重要.文中介绍了SRAM的典型故障类型和几种常用的测试方法,同时详细分析了嵌入式SRAM存储器内建自测试的实现原理以及几种改进的March算法,另外,以16k×32bit SRAM为例,给出了SRAM内建自测试的一种典型实现,并在Altera-EP1S25上实现.
推荐文章
嵌入式SRAM MBIST优化设计研究
SRAM
MBIST
三单元耦合故障
测试成本
测试覆盖率
嵌入式双端口SRAM可编程内建自测试结构的设计
内建自测试
双端口SRAM测试
March算法
可编程
基于SoC的嵌入式DRAM存储器内建自测试设计
片上系统
嵌入式DRAM
内建自测试
循环移位寄存器
SOC测试中BIST的若干思考
知识产权模块IP
集成系统芯片SOC
内嵌自测试BIST
开放核协议OCP
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 SoC中嵌入式SRAM的BIST测试方法研究
来源期刊 电子与封装 学科 工学
关键词 嵌入式SRAM存储器 内建自测试 March算法
年,卷(期) 2007,(11) 所属期刊栏目 电路设计
研究方向 页码范围 27-30
页数 4页 分类号 TP302.2
字数 3845字 语种 中文
DOI 10.3969/j.issn.1681-1070.2007.11.007
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张力 同济大学电信学院 19 240 11.0 15.0
2 罗胜钦 同济大学电信学院 28 163 6.0 11.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (11)
参考文献  (1)
节点文献
引证文献  (4)
同被引文献  (11)
二级引证文献  (18)
2004(1)
  • 参考文献(1)
  • 二级参考文献(0)
2007(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2012(2)
  • 引证文献(1)
  • 二级引证文献(1)
2013(3)
  • 引证文献(0)
  • 二级引证文献(3)
2014(3)
  • 引证文献(0)
  • 二级引证文献(3)
2015(2)
  • 引证文献(0)
  • 二级引证文献(2)
2016(2)
  • 引证文献(0)
  • 二级引证文献(2)
2017(2)
  • 引证文献(0)
  • 二级引证文献(2)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
2019(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
嵌入式SRAM存储器
内建自测试
March算法
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导