集成电路测试程序优化技术分析

• 作者: 于祥苓 冯蕊 周劲松
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: 测试成本 测试时间 程序优化
• 年，卷（期）: 2008,（5）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 19-20,23
• 页数: 3页
• 分类号: TN4
• 字数: 2314字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2008.05.007

摘要

介绍了在ETS770测试系统上对集成电路测试程序进行优化的方法.通过具体数据说明应用不同的测试方法所用时间大不相同.利用适当的测试方法和测试技术可大大减少测试程序的运行时间,降低测试成本.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	于祥苓	中国电子科技集团公司第四十七研究所	5	17	3.0	4.0
2	冯蕊	中国电子科技集团公司第四十七研究所	3	4	1.0	2.0
3	周劲松	中国电子科技集团公司第四十七研究所	1	3	1.0	1.0