基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
提出了具有n埋层pSOI三明治结构的射频功率LDMOS器件.漏至衬底寄生电容是影响射频功率LDMOS器件输出特性的重要因素之一,寄生电容越小,输出特性越好.分析表明n埋层pSOI三明治结构的射频功率LDMOS漏至衬底的结电容比常规射频功率LDMOS和n埋层pSOI射频功率LDMOS分别降低46.6%和11.5%.该结构器件IdB压缩点处的输出功率比常规LDMOS和n埋层pSOI LDMOS分别提高188%和10.6%,附加功率效率从n埋层pSOI LDMOS的37.3%增加到38.3%.同时该结构器件的耐压比常规LDMOS提高了约11%.
推荐文章
n埋层PSOI结构射频功率LDMOS的输出特性
PSOI
n埋层
射频功率LDMOS
输出特性
三明治板成形技术研究
模具
三明治板
冲压
调试
工艺设计
“三明治”装甲结构的夹层材料效应研究
“三明治”装甲
夹层材料
UFRP
偏航
三明治结构的特异材料板间相对Casimir力的研究
相对卡西米尔力
特异材料
卡西米尔力幅度
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 具有n埋层pSOI三明治结构的射频功率LDMOS的输出特性
来源期刊 半导体学报 学科 工学
关键词 n埋层pSOI 三明治 寄生电容 输出特性 射频功率LDMOS
年,卷(期) 2008,(11) 所属期刊栏目 研究论文
研究方向 页码范围 2153-2157
页数 5页 分类号 TN722.1
字数 语种 中文
DOI 10.3321/j.issn:0253-4177.2008.11.015
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 张波 电子科技大学电子薄膜与集成器件国家重点实验室 206 1313 17.0 26.0
2 李肇基 电子科技大学电子薄膜与集成器件国家重点实验室 85 958 14.0 28.0
3 李泽宏 电子科技大学电子薄膜与集成器件国家重点实验室 32 111 6.0 8.0
4 吴丽娟 电子科技大学电子薄膜与集成器件国家重点实验室 6 1 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (18)
共引文献  (27)
参考文献  (7)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1967(1)
  • 参考文献(0)
  • 二级参考文献(1)
1991(1)
  • 参考文献(0)
  • 二级参考文献(1)
1994(1)
  • 参考文献(0)
  • 二级参考文献(1)
1996(1)
  • 参考文献(0)
  • 二级参考文献(1)
1998(2)
  • 参考文献(1)
  • 二级参考文献(1)
1999(2)
  • 参考文献(1)
  • 二级参考文献(1)
2000(2)
  • 参考文献(0)
  • 二级参考文献(2)
2002(2)
  • 参考文献(1)
  • 二级参考文献(1)
2003(3)
  • 参考文献(1)
  • 二级参考文献(2)
2004(4)
  • 参考文献(0)
  • 二级参考文献(4)
2005(5)
  • 参考文献(2)
  • 二级参考文献(3)
2006(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
n埋层pSOI
三明治
寄生电容
输出特性
射频功率LDMOS
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
半导体学报(英文版)
月刊
1674-4926
11-5781/TN
大16开
北京912信箱
2-184
1980
eng
出版文献量(篇)
6983
总下载数(次)
8
总被引数(次)
35317
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导