部分P/N埋层的高压SOI LDMOS研究

• 作者: 刘华振 徐倩倩 王高峰 胡月
• 来源期刊: 杭州电子科技大学学报（自然科学版）
• 关键词: 击穿电压 导通电阻 部分埋层 绝缘衬底硅 横向双扩散金属氧化物半导体
• 年，卷（期）: 2018,（1）
• 页码范围: 12-17
• 页数: 6页
• 分类号: TN303
• 语种: 中文
• DOI: 10.13954/j.cnki.hdu.2018.01.003

摘要

提出部分P/N型埋层(PBPL/PBNL)的高压SOI LDMOS结构,并对其进行研究分析.在横向方向,部分硅埋层可以引入额外的电场尖峰,从而改善表面电场分布,提高漂移区电荷容纳能力.在纵向方向,PBPL和PBNL都可以在埋氧层中引入更高的电场,因此击穿电压明显提高.同时由于漂移区可以有更高的电子浓度,导通电阻也大大降低.二维仿真结果表明,PBPL SOI和PBNL SOI结构分别得到296 V和365 V的击穿电压,传统SOI结构和N型埋层的SOI结构击穿电压仅为225 V和231 V.此外,PBPL SOI和PBNL SOI结构与传统SOI结构相比,导通电阻分别降低了31.7％ 和13.8％.最后,分析结果表明,将PBPL和PBNL结合起来也能够进一步改善器件性能.