埋部分P+层背栅SOI高压器件新结构

• 作者: 李天倩 阳小明
• 来源期刊: 微电子学与计算机
• 关键词: 重掺杂P型层 背栅 击穿电压 比导通电阻
• 年，卷（期）: 2010,（4）
• 页码范围: 54-57
• 分类号: TN386
• 语种: 中文

摘要

提出了一种埋部分P+层的背栅SOI(Buried Partial P+ layer SOI,BPP+SOI)高压器件新结构.部分P+层的引入不仅有效地增强了源端埋氧层电场,而且还降低了源端PN结表面电场,使器件击穿电压随背栅压的增加而大幅增加,比导通电阻也显著降低.仿真结果表明,在漂移区长度为150μm,背栅压为650V时,BPP+SOI的耐压较常规结构提高了84.9%;在漂移区为120μm,耐压相同的情况下,BPP+SOI的比导通电阻较常规结构降低了31%.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李天倩	西华大学电气信息学院	22	22	2.0	3.0
2	阳小明	西华大学电气信息学院	24	39	3.0	5.0