改进型全并行Viterbi译码器设计与实现

• 作者: 丁文锐 刘添君 熊小军
• 来源期刊: 无线电工程
• 学科: 工学
• 关键词: Viterbi 现场可编程门阵列 加-比-选 度量截断
• 年，卷（期）: 2009,（11）
• 所属期刊栏目: 专题技术与工程应用
• 页码范围: 49-51
• 页数: 3页
• 分类号: TP911.22
• 字数: 1715字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-3106.2009.11.017

摘要

卷积码作为一种重要的前向纠错信道编码方式,广泛应用于现代无线通信系统之中.Viterbi译码方式在约束长度较小的前提下能够最大限度地发挥出卷积码的优异性能.对(2,1,5)最佳非系统卷积码的Viterbi译码器的误码率进行了Matlab仿真.针对传统Viterbi译码设计上的不足进行了改进和优化,给出了硬件实现的逻辑原理框图,并利用EDA设计工具基于FPGA来设计实现Viterbi译码模块.最后分析了译码器综合后的资源占用情况并通过时序仿真验证了译码可靠性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	丁文锐	北京航空航天大学无人驾驶飞行器设计研究所	35	153	6.0	10.0
2	熊小军	北京航空航天大学无人驾驶飞行器设计研究所	13	42	4.0	5.0
3	刘添君	北京航空航天大学电子信息工程学院	1	3	1.0	1.0