基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
超宽带系统卷积译码器在芯片实现中面临高速率、低功耗的挑战,本文在分析比较了多种Viterbi译码算法和结构的基础上,提出了一种适合芯片实现的并行回溯的译码器结构.该结构通过牺牲30%的存储资源以增加并行回溯分支,从而译码器工作时钟降至传统结构的一半.仿真和测试表明,该译码器在没有损失性能的情况下,单个译码模块速率可达到220Mbps,延时只有2.4μs,可支持低延时的突发模式.
推荐文章
LTE中卷积码的译码器设计与FPGA实现
LTE
Tail-biting卷积码
维特比译码算法
固定延迟译码
FPGA
卷积码Viterbi译码器的FPGA设计与实现
卷积码
Viterbi算法
FPGA
VB
一种高速Viterbi译码器的优化设计及Verilog实现
维特比(vitebi)译码器
分支度量
加比选单元
幸存路径存储器
寄存器交换法
Turbo码高速译码器设计
Turbo码
高速译码器
Log-MAP
流水线
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 超宽带高速卷积译码器设计与实现
来源期刊 电子测量与仪器学报 学科 政治法律
关键词 超宽带 译码器 并行回溯
年,卷(期) 2009,(z1) 所属期刊栏目 自动化仪表设计与应用
研究方向 页码范围 224-227
页数 4页 分类号 D1914.4
字数 2690字 语种 中文
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 葛宁 清华大学信息科学技术学院电子工程系 80 431 10.0 18.0
2 王有政 清华大学信息科学技术学院电子工程系 20 129 6.0 11.0
3 裴玉奎 清华大学信息科学技术学院电子工程系 19 26 2.0 4.0
4 金英光 清华大学信息科学技术学院电子工程系 1 2 1.0 1.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (7)
共引文献  (12)
参考文献  (6)
节点文献
引证文献  (2)
同被引文献  (5)
二级引证文献  (9)
1967(1)
  • 参考文献(0)
  • 二级参考文献(1)
1971(2)
  • 参考文献(0)
  • 二级参考文献(2)
1992(2)
  • 参考文献(1)
  • 二级参考文献(1)
1993(2)
  • 参考文献(1)
  • 二级参考文献(1)
2000(1)
  • 参考文献(0)
  • 二级参考文献(1)
2003(1)
  • 参考文献(0)
  • 二级参考文献(1)
2004(2)
  • 参考文献(2)
  • 二级参考文献(0)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2008(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(2)
  • 引证文献(2)
  • 二级引证文献(0)
2012(2)
  • 引证文献(0)
  • 二级引证文献(2)
2013(2)
  • 引证文献(0)
  • 二级引证文献(2)
2015(2)
  • 引证文献(0)
  • 二级引证文献(2)
2016(3)
  • 引证文献(0)
  • 二级引证文献(3)
研究主题发展历程
节点文献
超宽带
译码器
并行回溯
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子测量与仪器学报
月刊
1000-7105
11-2488/TN
大16开
北京市东城区北河沿大街79号
80-403
1987
chi
出版文献量(篇)
4663
总下载数(次)
23
总被引数(次)
44770
相关基金
国家高技术研究发展计划(863计划)
英文译名:The National High Technology Research and Development Program of China
官方网址:http://www.863.org.cn
项目类型:重点项目
学科类型:信息技术
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导