基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
对一般除法器的运算过程进行分析可得出,通过快速移位操作可以实现操作数有效位的对齐,从而减少运算所需的周期,提高运算速度。设计了优化的移位减法除法器的总体结构,并详细给出了关键模块的设计。实现了32位无符号整数除法器,仿真和综合结果表明其功能正确,使用逻辑量小,运行频率可达99.23MHz。
推荐文章
基于加减交替法除法器的FPGA设计与实现
FPGA
除法器
移位寄存器
加减交替法
基于CORDIC算法的复数除法器FPGA实现
CORDIC算法
除法器
FPGA
数字信号处理
基于FPGA的32位循环型除法器设计
Verilog HDL
FPGA
循环
除法器
一种基于循环减法原理除法器的加速方法
移位
循环减法
对齐操作
首0计数器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的移位减法除法器优化设计与实现
来源期刊 国防技术基础 学科 工学
关键词 除法器 移位减法 位对齐 判定窗口
年,卷(期) 2010,(8) 所属期刊栏目
研究方向 页码范围 37-40
页数 4页 分类号 TP332.22
字数 语种
DOI
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 王红胜 军械工程学院政治部 28 121 7.0 10.0
2 陈军广 军械工程学院政治部 10 53 5.0 7.0
3 张阳 军械工程学院政治部 45 177 8.0 10.0
4 李旰 军械工程学院政治部 2 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (20)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
2009(1)
  • 参考文献(1)
  • 二级参考文献(0)
2010(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
除法器
移位减法
位对齐
判定窗口
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
国防技术基础
双月刊
大16开
北京市海淀区车道沟10号
2001
chi
出版文献量(篇)
2862
总下载数(次)
7
总被引数(次)
4770
论文1v1指导