基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
先对乘法器进行了分析,然后用现场可编程门阵列(FPGA)实现了阵列乘法器,并分析了设计原理.
推荐文章
基于FPGA的WALLACE TREE乘法器设计
乘法器
WALLACE
FPGA
6:4压缩器
定点符号高速乘法器的设计与FPGA实现
乘法器
FPGA
修正布斯算法
华莱士树
42压缩器
20×18位符号定点乘法器的FPGA实现
定点乘法器
VerilogHDL
Booth算法
4-2压缩
波形仿真
基于Verilog HDL设计实现的乘法器性能研究
Verilog HDL
改进Booth算法
乘法器
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于FPGA的阵列乘法器的设计与实现
来源期刊 自动化与仪器仪表 学科 工学
关键词 乘法器 现场可编程逻辑门阵列 标准硬件描述语言 电子设计自动化
年,卷(期) 2011,(4) 所属期刊栏目 控制系统设计
研究方向 页码范围 60-61,67
页数 分类号 TP342+.22
字数 2366字 语种 中文
DOI 10.3969/j.issn.1001-9227.2011.04.024
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 朱世宇 4 21 3.0 4.0
2 刘春雷 35 185 7.0 12.0
3 夏汝华 4 9 2.0 3.0
4 甘科 2 14 2.0 2.0
5 陈小川 2 14 2.0 2.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (0)
节点文献
引证文献  (4)
同被引文献  (4)
二级引证文献  (2)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2012(1)
  • 引证文献(1)
  • 二级引证文献(0)
2013(1)
  • 引证文献(1)
  • 二级引证文献(0)
2014(1)
  • 引证文献(1)
  • 二级引证文献(0)
2016(1)
  • 引证文献(1)
  • 二级引证文献(0)
2019(2)
  • 引证文献(0)
  • 二级引证文献(2)
研究主题发展历程
节点文献
乘法器
现场可编程逻辑门阵列
标准硬件描述语言
电子设计自动化
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
自动化与仪器仪表
月刊
1001-9227
50-1066/TP
大16开
重庆市渝北区人和杨柳路2号B区
78-8
1981
chi
出版文献量(篇)
9657
总下载数(次)
37
总被引数(次)
30777
论文1v1指导