65nm工艺下百万门级芯片的物理设计

• 作者: 孙大成 张杰
• 来源期刊: 中国集成电路
• 学科: 工学
• 关键词: 布局规划 电源网络规划 时钟树设计 物理设计 信号完整性
• 年，卷（期）: 2012,（1）
• 所属期刊栏目: 设计
• 页码范围: 31-35
• 分类号: TN43
• 字数: 3509字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-5289.2012.01.047

摘要

随着集成电路工艺的发展，集成电路后端物理设计变得越来越复杂，遇到了很多新的挑战。本文介绍了一款65nm工艺百万门级芯片的物理设计过程，论述了在布局规划、电源网络规划、时钟树设计、信号完整性、可制造性设计等方面的解决方案，提出了设计方法学上的改进，提高了后端物理设计效率和芯片的良率。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张杰	中国电子科技集团公司第三十八研究所	38	182	7.0	12.0
2	孙大成	中国电子科技集团公司第三十八研究所	11	21	3.0	4.0