MOS器件直接隧穿栅电流及其对CMOS逻辑电路的影响

• 作者: 吴笑峰 唐东峰 张平 胡仕刚 龙志林
• 来源期刊: 中南大学学报（自然科学版）
• 学科: 工学
• 关键词: 直接隧穿 MOSFET 栅氧化层 CMOS逻辑电路 漏电流
• 年，卷（期）: 2013,（4）
• 所属期刊栏目: 机械工程·控制科学与工程
• 页码范围: 1438-1443
• 页数: 6页
• 分类号: TN432
• 字数: 3318字
• 语种: 中文

摘要

随着晶体管尺寸按比例缩小,越来越薄的氧化层厚度导致栅上的隧穿电流显著地增大,严重地影响器件和电路的静态特性,为此,基于可靠性理论和仿真,对小尺寸MOSFET (metal-oxide-semiconductor field effect transistor)的直接隧穿栅电流进行研究,并通过对二输入或非门静态栅泄漏电流的研究,揭示直接隧穿栅电流对CMOS(complementary metal oxide semiconductor)逻辑电路的影响.仿真工具为HSPICE软件,MOS器件模型参数采用的是BSIM4和LEVEL 54,栅氧化层厚度为1.4 nm.研究结果表明:边缘直接隧穿电流是小尺寸MOS器件栅直接隧穿电流的重要组成成分；漏端偏置和衬底偏置通过改变表面势影响栅电流密度；CMOS逻辑电路中MOS器件有4种工作状态,即线性区、饱和区、亚阈区和截止区；CMOS逻辑电路中MOS器件的栅泄漏电流与其工作状态有关.仿真结果与理论分析结果较符合,这些理论和仿真结果有助于以后的集成电路设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	唐东峰	湘潭大学土木工程与力学学院	12	67	6.0	8.0
3	张平	湘潭大学土木工程与力学学院	141	1122	18.0	27.0
4	龙志林	湘潭大学土木工程与力学学院	46	166	8.0	9.0
5	吴笑峰	湖南科技大学信息与电气工程学院	40	147	7.0	10.0
6	胡仕刚	湖南科技大学信息与电气工程学院	37	88	5.0	8.0