基于FPGA的进位保留Barrett模乘法器设计与实现

• 作者: 车文洁 高献伟
• 来源期刊: 电子设计工程
• 学科: 工学
• 关键词: Barrett模约减 Barrett模乘法器 FPGA 硬件描述语言
• 年，卷（期）: 2016,（4）
• 所属期刊栏目: 计算机技术与应用
• 页码范围: 7-9
• 页数: 3页
• 分类号: TN918.2
• 字数: 1741字
• 语种: 中文

摘要

在有限域上的模算术运算中,乘法运算最基础且最耗时,因此为提高公钥密码体质的运算速度,设计出运算速度快、消耗时间少的模乘法器非常关键.该文设计出进位保留Barrett模乘法器,乘法部分利用进位保留乘法器,求模运算部分利用Barrett约减运算,用硬件描述语言进行FPGA设计与实现,避免了除法运算.对于192位的操作数,完成Barrett模乘需要约186个时钟周期,计算速率可以达到269.17 Mb/s.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	高献伟		36	111	6.0	9.0
2	车文洁		2	2	1.0	1.0