基于Cadence软件下的SRAM 6T存储单元的介绍与设计

• 作者: 张斐洋
• 来源期刊: 中国新通信
• 关键词: 静态随机存取存储器 CMOS 6管单元 深亚微米SRAM设计 电路仿真
• 年，卷（期）: 2017,（22）
• 所属期刊栏目: 互联网+技术
• 页码范围: 74-77
• 页数: 4页
• 字数: 3484字
• 语种: 中文

摘要

文章主要以静态随机存储区(SRAM)6T存储单元为基础,首先介绍了6T存储单元的基本结构与工作原理,并总结了其优缺点.然后使用cadence软件中的Virtuoso@Schematic Editing对6管单元电路进行设计以实现读写的基本功能.最后在单管电路的基础上,通过外围电路的搭建与体系结构的设计,实现一款基于深亚微米CMOS工艺下的128×8位的SRAM设计.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	张斐洋	安徽大学电子信息工程学院	1	1	1.0	1.0