基于可编程逻辑器件的高速乘法器IP设计

• 作者: 李宏 邬杨波
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: IP 可编程逻辑器件 乘法器
• 年，卷（期）: 2001,（8）
• 所属期刊栏目: EDA技术专栏
• 页码范围: 20-23
• 页数: 4页
• 分类号: TN431.2|TN402
• 字数: 2934字
• 语种: 中文
• DOI: 10.3969/j.issn.1003-353X.2001.08.006

摘要

介绍了一个八位高速并行乘法器的IP设计，该乘法器的部分积产生电路采用非重叠的三位编码方式，并且改进了Wallace加法树内部的连线方式。用VHDL语言描述了整个设计，并在Altera公司EPF10K10LC84-3上实现了该乘法器。

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	邬杨波	宁波大学信息科学与工程学院	43	224	7.0	13.0
2	李宏	宁波大学信息科学与工程学院	73	416	10.0	17.0