用于专用DSP处理器的高速低功耗的IEEE 32位浮点加法器

• 作者: 孙旭光 来逢昌 毛志刚
• 来源期刊: 微处理机
• 学科: 工学
• 关键词: IEEE单精度浮点标准 浮点加法器 传输管逻辑
• 年，卷（期）: 2003,（1）
• 所属期刊栏目: 大规模集成电路设计、制造与应用
• 页码范围: 11-13
• 页数: 3页
• 分类号: TP3
• 字数: 1760字
• 语种: 中文
• DOI: 10.3969/j.issn.1002-2279.2003.01.004

摘要

本文我们描述了一个符合IEEE 754单精度浮点标准的加法器.这个浮点加法器的设计基于TSMC 2.5V 0.25μm CMOS工艺.它将用于200MHz的专用DSP处理器.为了在高速运算的同时降低功耗,本文在采用了并行运算提高速度的同时,通过控制逻辑模块关闭不必要的运算模块的操作来减小整个电路功耗.另外,在电路设计中大量使用传输管逻辑,提高速度并降低整个电路的面积和功耗.加法器的运算时间是3.986ns.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	毛志刚	哈尔滨工业大学微电子中心	58	658	14.0	23.0
2	来逢昌	哈尔滨工业大学微电子中心	31	200	7.0	12.0
3	孙旭光	哈尔滨工业大学微电子中心	3	17	2.0	3.0