FPGA上浮点加/减法器的设计

• 作者: 徐炜 杨靓 黄士坦
• 来源期刊: 计算机工程与应用
• 学科: 工学
• 关键词: 浮点加法器 FPGA 移位 前导0/1判定
• 年，卷（期）: 2003,（2）
• 所属期刊栏目: 博士论坛
• 页码范围: 24-25,41
• 页数: 3页
• 分类号: TN911
• 字数: 3670字
• 语种: 中文
• DOI: 10.3321/j.issn:1002-8331.2003.02.009

摘要

浮点加减运算是现代数字信号处理应用中非常频繁的操作,介绍了字长为20位的TI DSP浮点数在VirtexTM-E系列FPGA上的实现,这种设计在用三拍实现浮点加减运算时,速度达到了80M以上.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	杨靓		36	234	10.0	14.0
2	徐炜		8	65	6.0	8.0
3	黄士坦		86	744	15.0	22.0