基于0.5 μm CMOS集成电路高低压兼容技术研究

• 作者: 刘允 赵文彬
• 来源期刊: 电子与封装
• 学科: 工学
• 关键词: 高压MOS器件 低压MOS器件 0.5μm CMOS工艺 工艺兼容技术
• 年，卷（期）: 2007,（9）
• 所属期刊栏目: 微电子制造与可靠性
• 页码范围: 22-25
• 页数: 4页
• 分类号: TN705
• 字数: 2678字
• 语种: 中文
• DOI: 10.3969/j.issn.1681-1070.2007.09.007

摘要

将高压MOSFETs器件集成到低压CMOS数字和模拟电路中的应用越来越频繁.文章参考了Parpia提出结构,将高压NMOS、PMOS器件制作在商用3.3V/5V0.5μmN-阱CMOS工艺中,没有增加任何工艺步骤,也没有较复杂BiCMOS工艺中用到的P-阱、P+、N+埋层,使用了PT注入.通过对设计结构的PCM测试,可以得到高压大电流的NMOS管BVdssn＞23V～25V,P管击穿BVdssp＞19V.同时,文章也提供了高压器件的设计思路和结果描述.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	刘允		8	19	3.0	4.0
2	赵文彬		9	10	2.0	2.0