叠层CSP芯片封装热应力分析与优化

• 作者: 周喜 李莉
• 来源期刊: 电子工业专用设备
• 学科: 工学
• 关键词: 叠层封装 有限元模拟 芯片应力分析 正交试验设计
• 年，卷（期）: 2009,（5）
• 所属期刊栏目: 本期专题(后封装工艺研究)
• 页码范围: 34-38
• 页数: 5页
• 分类号: TN305.94
• 字数: 1580字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-4507.2009.05.006

摘要

对四层叠层CSP(SCSP)芯片封装器件,采用正交试验设计与有限元分析相结合的方法研究了芯片和粘结剂--8个封装组件的厚度变化在热循环测试中对芯片上最大热应力的影响,利用极差分析找出主要影响因子并对封装结构进行优化.根据有限元模拟所得结果,确定了一组优选封装结构,其Von Mises应力值明显比其它组低,提高封装器件的可靠性.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	周喜	桂林科技大学机电工程学院	1	5	1.0	1.0
2	李莉	桂林科技大学机电工程学院	1	5	1.0	1.0