基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
本文提出了一种带溢出处理功能的加法与分支模块的新结构.这种结构无需等待特定的溢出判断信号,从而减少了溢出处理的延时开销.本文主要针对关键路径上控制信号的竞争问题,提出了两种解决方案.基于数学的角度重新分析各控制信号与数据输入之间的关系,把较早到达的0或1提前参与运算.而把较晚到达的0或1推迟参与运算,利用前一级运算的时间生成晚到的控制信号,成功地解决了关键路径上控制信号的竞争问题.此设计在0.13μm CMOS工艺中实现,版图后仿真最大延时为590ps,较之前结构减少了210ps,达到预期优化目的,实现了时序收敛,有效地提高了加法器的运算效率.
推荐文章
64位整数加法器的设计与实现
并行前缀加法器
多米诺逻辑
偏斜逻辑
功耗延时积
基于FPGA的快速加法器的设计与实现
加法器
进位
FPGA
Verilog HDL
流水线
快速浮点加法器设计研究
混合加法器
LOPV电路
一种高速浮点加法器的设计实现
浮点加法器
进位链
优化
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 加法器溢出处理的优化设计与实现
来源期刊 计算机工程与科学 学科 工学
关键词 加法器 溢出 溢出处理 控制信号竞争
年,卷(期) 2011,(9) 所属期刊栏目 研究与实现
研究方向 页码范围 189-194
页数 分类号 TN402
字数 3742字 语种 中文
DOI 10.3969/j.issn.1007-130X.2011.09.034
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 李振涛 国防科学技术大学计算机学院 10 92 3.0 9.0
2 吴虎成 国防科学技术大学计算机学院 2 3 1.0 1.0
3 刘凯峰 国防科学技术大学计算机学院 1 0 0.0 0.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (2)
共引文献  (1)
参考文献  (1)
节点文献
引证文献  (0)
同被引文献  (0)
二级引证文献  (0)
1993(2)
  • 参考文献(0)
  • 二级参考文献(2)
2007(1)
  • 参考文献(1)
  • 二级参考文献(0)
2011(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
研究主题发展历程
节点文献
加法器
溢出
溢出处理
控制信号竞争
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
计算机工程与科学
月刊
1007-130X
43-1258/TP
大16开
湖南省长沙市开福区德雅路109号国防科技大学计算机学院
42-153
1973
chi
出版文献量(篇)
8622
总下载数(次)
11
总被引数(次)
59030
相关基金
国家自然科学基金
英文译名:the National Natural Science Foundation of China
官方网址:http://www.nsfc.gov.cn/
项目类型:青年科学基金项目(面上项目)
学科类型:数理科学
  • 期刊分类
  • 期刊(年)
  • 期刊(期)
  • 期刊推荐
论文1v1指导