一种自校准全数字TDC的设计

• 作者: 夏婷婷 甄少伟 甘武兵 贺雅娟
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 时间数字转换器 延迟链 时间测量 CMOS
• 年，卷（期）: 2014,（5）
• 所属期刊栏目: 电路与系统设计
• 页码范围: 597-600
• 分类号: TN492
• 语种: 中文

摘要

随着工艺技术的进步,基于CMOS工艺的全数字时间数字转换器(TDC)受到了广泛关注,在测量、测距、计量等领域得到了广泛应用.提出了一种具有自校准算法、结构简单、测量精度稳定的全数字TDC设计方案.可通过专用全数字集成电路设计流程进行快速设计并实现,电路具有面积小、功耗低、成本低、可移植性强等优点.使用Verilog HDL语言进行RTL级描述,运用Design Compiler进行综合,产生门级网表,通过VCS和Hspice进行仿真验证.应用自校准算法后,与现有的TDC设计方法相比,电路的INL得到了明显提高,满足大量程、稳定精度的测量要求.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	甄少伟	电子科技大学电子薄膜与集成器件国家重点实验室	36	122	6.0	9.0
2	贺雅娟	电子科技大学电子薄膜与集成器件国家重点实验室	12	17	3.0	3.0
3	夏婷婷	电子科技大学电子薄膜与集成器件国家重点实验室	2	5	1.0	2.0
4	甘武兵	电子科技大学电子薄膜与集成器件国家重点实验室	4	15	3.0	3.0