一种0.18 μm特大规模芯片快速收敛的设计方法

• 作者: 周玉梅 蒋见花 霍津哲
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 深亚微米 特大规模集成电路 线延时 时序收敛
• 年，卷（期）: 2005,（3）
• 所属期刊栏目: 研究论文
• 页码范围: 283-285,289
• 页数: 4页
• 分类号: TN47
• 字数: 3148字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-3365.2005.03.016

摘要

在0.18 μm下,时序收敛的关键是互连线延时问题.文章介绍了一种时序快速收敛的RTL到GDSII的设计方法,该方法有效地消除了逻辑综合和物理设计之间的迭代.采用一个450万门超大规模DSP芯片设计验证了该方法.实例设计结果表明,这种新的方法不但有效地解决了互连线时延的问题,而且缩短了芯片的设计周期.