SOI CMOS器件研究

• 作者: 胡迪庆 豆卫敏 颜志英
• 来源期刊: 微纳电子技术
• 学科: 工学
• 关键词: 绝缘体上硅 全耗尽器件 电流驱动能力 互补金属氧化物半导体低掺杂浓度源/漏结构 双多晶硅栅
• 年，卷（期）: 2008,（2）
• 所属期刊栏目: 纳米器件与技术
• 页码范围: 74-77
• 页数: 4页
• 分类号: TN304.12|TN432
• 字数: 2615字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-4776.2008.02.003

摘要

利用0.35μm工艺条件实现了性能优良的小尺寸全耗尽的器件硅绝缘体技术(SOI)互补金属氧化物半导体(FD SOI CMOS)器件,器件制作采用双多晶硅栅工艺、低掺杂浓度源/漏(LDD)结构以及突起的源漏区.这种结构的器件防止漏的击穿,减小短沟道效应(SCE)和漏感应势垒降低效应(DIBL);突起的源漏区增加了源漏区的厚度并减小源漏区的串联电阻,增强了器件的电流驱动能力.设计了101级环形振荡器电路,并对该电路进行测试与分析.根据在3V工作电压下环形振荡器电路的振荡波形图,计算出其单级门延迟时间为45ps,远小于体硅CMOS的单级门延迟时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	颜志英	浙江工业大学信息工程学院	14	29	3.0	4.0
2	胡迪庆	浙江工业大学信息工程学院	2	5	1.0	2.0
3	豆卫敏	浙江工业大学信息工程学院	1	5	1.0	1.0