适用于编译器的高速SRAM阵列及外围设计

• 作者: 刘鸣 曹华敏 王志华 王聪 郑翔 陈虹
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: SRAM 阵列划分 两级译码 灵敏放大器 编译器
• 年，卷（期）: 2013,（1）
• 所属期刊栏目: 电路与系统设计
• 页码范围: 90-93
• 页数: 4页
• 分类号: TN432
• 字数: 2691字
• 语种: 中文

摘要

SRAM编译器一般需要配置具有各种字宽、各种容量的SRAM.针对这种需求,SRAM阵列和外围电路需要设计成具有可配置性、可复用性的结构.使用0.525 μm2的6管存储单元,采用阵列划分、两级译码和具有本地时序的灵敏放大器,实现了适用于编译器的高速SRAM设计.基于SMIC 65 nm CMOS工艺,对512 kb的SRAM进行流片验证.测试结果表明,该SRAM在1.2V工作电压下可实现1.06 ns的高速访问时间.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	王志华	清华大学微电子学研究所	183	1964	21.0	36.0
2	陈虹	清华大学微电子学研究所	26	146	7.0	11.0
3	王聪	清华大学微电子学研究所	6	11	2.0	3.0
4	刘鸣	清华大学微电子学研究所	10	65	5.0	8.0
5	郑翔	清华大学微电子学研究所	6	12	2.0	3.0
6	曹华敏	清华大学微电子学研究所	2	8	2.0	2.0