基于FPGA的并行FIR数字滤波器硬件实现及优化

• 作者: 付正 江远志 郑维智
• 来源期刊: 北京工商大学学报（自然科学版）
• 学科: 工学
• 关键词: 现场可编程逻辑器件 硬件描述语言 Max-plus Ⅱ 有限脉冲响应数字滤波器
• 年，卷（期）: 2010,（5）
• 页码范围: 69-74
• 分类号: TN911.4
• 字数: 3206字
• 语种: 中文
• DOI: 10.3969/j.issn.1671-1513.2010.05.016

摘要

阐述了基于有限脉冲响应数字滤波器FIR的可编程逻辑器硬件实现的优化和改进方案. 介绍了FIR滤波器原理及传统线性FIR滤波器的实现结构,提出了并行FIR滤波器的结构改进思路,详细地说明了各模块具体功能的实现及采用技术,最后给出了并行FIR的拓展应用方案.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	郑维智	北京工商大学机械工程学院	25	244	6.0	15.0
2	江远志	北京工商大学机械工程学院	5	67	2.0	5.0
3	付正	北京工商大学机械工程学院	1	2	1.0	1.0