作者:
基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一种适用于可编程逻辑器件、为高速同步数据采集设备提供可靠时钟解决方案的全数字锁相环电路.该电路采用路径延时环形数控振荡器,并具备时钟倍频和同步功能,最高工作频率可达100MHz,同步和频率锁定误差不超过1 ns.采用标准硬件描述语言设计,可适用于各种可编程逻辑器件,具有简单灵活、可移植性强、易于控制的特点.
推荐文章
一种弹载数据链载波同步数字锁相环设计
数据链
锁相环
环路滤波
双线性变换
软件定义无线电
一种FPGA实现的全数字锁相环
锁相环
全数字
FPGA
逻辑仿真
基于FPGA实现的一种新型数字锁相环
数字锁相环
FPGA
VHDL
感应加热
一种基于FPGA的全数字锁相环设计
FPGA
verilogHDL
全数字锁相环(DPLL)
自动变模
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 一种用于高速同步数据采集设备的数字锁相环
来源期刊 微电子学 学科 工学
关键词 锁相环 数控振荡器 数据采集 路径延时 可编程逻辑器件
年,卷(期) 2003,(4) 所属期刊栏目 技术报告
研究方向 页码范围 348-351
页数 4页 分类号 TN431.2
字数 3409字 语种 中文
DOI 10.3969/j.issn.1004-3365.2003.04.020
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 余锋 浙江大学数字技术及仪器研究所 19 149 6.0 12.0
2 林旭 浙江大学数字技术及仪器研究所 4 9 1.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (8)
同被引文献  (9)
二级引证文献  (13)
1998(1)
  • 参考文献(1)
  • 二级参考文献(0)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2003(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2007(1)
  • 引证文献(1)
  • 二级引证文献(0)
2008(2)
  • 引证文献(2)
  • 二级引证文献(0)
2009(4)
  • 引证文献(2)
  • 二级引证文献(2)
2011(3)
  • 引证文献(2)
  • 二级引证文献(1)
2013(2)
  • 引证文献(0)
  • 二级引证文献(2)
2014(3)
  • 引证文献(0)
  • 二级引证文献(3)
2015(2)
  • 引证文献(1)
  • 二级引证文献(1)
2016(2)
  • 引证文献(0)
  • 二级引证文献(2)
2017(1)
  • 引证文献(0)
  • 二级引证文献(1)
2018(1)
  • 引证文献(0)
  • 二级引证文献(1)
研究主题发展历程
节点文献
锁相环
数控振荡器
数据采集
路径延时
可编程逻辑器件
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学
双月刊
1004-3365
50-1090/TN
大16开
重庆市南坪花园路14号24所
1971
chi
出版文献量(篇)
3955
总下载数(次)
20
总被引数(次)
21140
论文1v1指导