一种新颖的低非线性全数字多相时钟产生电路

• 作者: 夏婷婷 甄少伟 甘武兵 贺雅娟 陈静波
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 多相位时钟产生 校准算法 低非线性 延迟锁相环
• 年，卷（期）: 2014,（4）
• 所属期刊栏目: 电路与系统设计
• 页码范围: 467-471
• 分类号: TN492
• 语种: 中文

摘要

通过对传统的全数字多相位时钟产生电路进行分析和总结,提出一种新颖的延时校准算法.该算法通过优化调整延时单元的顺序,大大改善了全数字多相位时钟产生电路的非线性.整个电路基于全数字延迟锁相环,采用0.13 μm CMOS工艺实现,并成功用于时间数字转换器中.输入时钟频率范围在110 MHz到140 MH间,对应的输出相位差为446 ps到568 ps,积分非线性小于0.35 LSB,微分非线性小于0.33 LSB.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	甄少伟	电子科技大学电子薄膜与集成器件国家重点实验室	36	122	6.0	9.0
2	贺雅娟	电子科技大学电子薄膜与集成器件国家重点实验室	12	17	3.0	3.0
3	夏婷婷	电子科技大学电子薄膜与集成器件国家重点实验室	2	5	1.0	2.0
4	甘武兵	电子科技大学电子薄膜与集成器件国家重点实验室	4	15	3.0	3.0
5	陈静波	电子科技大学电子薄膜与集成器件国家重点实验室	2	8	2.0	2.0