5～40GHz CMOS衰减器的设计与实现

• 作者: 徐永祥 赵瑞华
• 来源期刊: 半导体技术
• 学科: 工学
• 关键词: 衰减器 互补金属氧化物半导体(CMOS) 体端悬浮技术 单刀双掷(SPDT)开关 硅通孔(TSV)
• 年，卷（期）: 2018,（8）
• 所属期刊栏目: 半导体集成电路
• 页码范围: 591-597,609
• 页数: 8页
• 分类号: TN433|TN715
• 语种: 中文
• DOI: 10.13290/j.cnki.bdtjs.2018.08.005

摘要

基于GF 8HP 0.12 μm BiCMOS工艺设计并实现了一款应用于相控阵系统的具有低幅度均方根(RMS)误差的单片集成5～40 GHz5 bit数控衰减器.该衰减器采用桥T和单刀双掷(SPDT)开关结构,其中的NMOS开关管通过采用体端悬浮技术,改善了衰减器在全部衰减态下插损的平坦度,降低了衰减器的插损,提高了衰减器的线性度.测试结果显示,在5 ～ 40 GHz频段内,该5 bit数控衰减器的插损最小值为5.7 dB,最大值为14.2 dB,幅度均方根误差小于0.39 dB,相移均方根误差小于5.7°,1 dB压缩点输入功率大于+11 dBm,芯片核心面积为0.86 mm×0.39 mm.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	赵瑞华	中国电子科技集团公司第十三研究所	14	39	3.0	5.0
2	徐永祥	中国电子科技集团公司第十三研究所	2	3	1.0	1.0