基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
介绍了一个嵌入式RISC型CPU.该CPU采用哈佛结构、4级指令流水线、20位指令字长和16位数据字长,并设置了用于片内外部寄存器的高速接口.设计中采用Bypass技术解决了数据相关问题,开发了高效的结构化编程语言和相应的编译器.
推荐文章
基于CISC/RISC混合架构的嵌入式MCU设计
微控制器
CISC
RISC
嵌入式MCU
嵌入式CPU的设计与仿真
FPGA
嵌入式CPU
VHDL
模块化设计
方舟CPU体系结构及其嵌入式SOC
方舟
SOC
嵌入式
Arca2
多CPU嵌入式系统的设计方法
多CPU系统
I2C总线
SPI总线
双端口 RAM
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 基于RISC的16位嵌入式CPU的设计
来源期刊 微电子学 学科 工学
关键词 专用集成电路 嵌入式CPU RISC 数字信号处理 片内系统集成
年,卷(期) 2000,(1) 所属期刊栏目 研究论文
研究方向 页码范围 17-21
页数 5页 分类号 TN47
字数 2690字 语种 中文
DOI 10.3969/j.issn.1004-3365.2000.01.006
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 周汀 复旦大学专用集成电路与系统国家重点试验室 11 87 6.0 9.0
2 程君侠 复旦大学专用集成电路与系统国家重点试验室 32 310 9.0 17.0
3 陈旭昀 复旦大学专用集成电路与系统国家重点试验室 3 22 3.0 3.0
4 杜晓刚 复旦大学专用集成电路与系统国家重点试验室 3 19 2.0 3.0
5 何寅 复旦大学专用集成电路与系统国家重点试验室 3 19 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (3)
节点文献
引证文献  (9)
同被引文献  (2)
二级引证文献  (5)
1986(1)
  • 参考文献(1)
  • 二级参考文献(0)
1995(1)
  • 参考文献(1)
  • 二级参考文献(0)
1997(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2001(2)
  • 引证文献(2)
  • 二级引证文献(0)
2002(2)
  • 引证文献(1)
  • 二级引证文献(1)
2003(2)
  • 引证文献(1)
  • 二级引证文献(1)
2006(2)
  • 引证文献(1)
  • 二级引证文献(1)
2007(2)
  • 引证文献(2)
  • 二级引证文献(0)
2008(2)
  • 引证文献(0)
  • 二级引证文献(2)
2009(1)
  • 引证文献(1)
  • 二级引证文献(0)
2017(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
专用集成电路
嵌入式CPU
RISC
数字信号处理
片内系统集成
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
微电子学
双月刊
1004-3365
50-1090/TN
大16开
重庆市南坪花园路14号24所
1971
chi
出版文献量(篇)
3955
总下载数(次)
20
论文1v1指导