一种新颖的双端口数据高速缓冲存储器

• 作者: 侯朝焕 单睿 张卫新
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 超长指令字 微处理器 Load/Store 流水线 高速缓冲存储器
• 年，卷（期）: 2003,（6）
• 所属期刊栏目: 技术报告
• 页码范围: 537-540
• 页数: 4页
• 分类号: TP302
• 字数: 3047字
• 语种: 中文
• DOI: 10.3969/j.issn.1004-3365.2003.06.018

摘要

VLIW体系结构是媒体处理器的首选技术.解决处理器内核与访存之间的数据瓶颈,可以采用双Load/Store单元.为此,需要开发具有双端口访问能力的数据高速缓冲存储器.通过分析双端口情况下的系统工作时序、缺失(miss)处理和替换算法,设计并实现了一个4路组相连、容量为16 kB的双端口数据高速缓冲存储器.通过在高速缓冲存储器内使用双端口SRAM,使其具有真正双端口并行访问能力,提高了处理器内核的数据吞吐能力.