一种双采样10位50 MS/s采样保持电路的设计

• 作者: 郭良权 陈珍海
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 双采样 运算放大器共享技术 采样保持电路 模拟/数字转换器
• 年，卷（期）: 2008,（1）
• 所属期刊栏目: 技术报告
• 页码范围: 116-119
• 页数: 4页
• 分类号: TN432
• 字数: 1234字
• 语种: 中文

摘要

介绍了一种可以进行双采样的10 位50 MS/s采样保持电路.该电路采用SMIC 0.25 μm标准数字CMOS工艺进行设计.基于BSIM3V3 Spice模型,采用Hspice对整个电路进行了仿真.结果表明,电路在工作于50 MS/s、输入信号频率为25 MHz时,输出信号的SNDR为62.1 dB,整个电路的功耗仅为8.41 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	陈珍海	江南大学信息工程学院	35	83	5.0	6.0
5	郭良权	中国电子科技集团公司第五十八研究所	6	26	3.0	5.0