侧面高阻釉对ZnO压敏防雷芯片电性能的影响

• 作者: 叶翠 庞驰 张雷 费自豪
• 来源期刊: 电子元件与材料
• 学科: 工学
• 关键词: 高阻釉 ZnO压敏陶瓷 防雷芯片 电性能 压敏电压 暂态过电压
• 年，卷（期）: 2013,（9）
• 所属期刊栏目: 研究与试制
• 页码范围: 23-25
• 页数: 3页
• 分类号: TM34
• 字数: 2560字
• 语种: 中文
• DOI: 10.3969/j.issn.1001-2028.2013.09.007

摘要

为了抑制压敏防雷芯片边缘低熔点元素在烧结过程中的挥发,在芯片侧面涂覆不同配方高阻釉,研究其对压敏防雷芯片电性能的影响.结果表明:涂覆了高阻釉的芯片组分均匀性得以提高、缺陷减少,样品的8/20μs大电流耐受能力提高；在1 000 mA工频电流作用下,芯片的熔穿点位于芯片中部铜电极区,利于热脱离机构动作,从而提高芯片的暂态过电压耐受能力.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	庞驰	贵州大学材料与冶金学院	11	33	4.0	5.0
2	费自豪		2	7	1.0	2.0
3	张雷		2	7	1.0	2.0
4	叶翠	贵州大学材料与冶金学院	3	11	2.0	3.0