一种高频多相时钟发生电路的设计

• 作者: 丁大胜 李儒章 李思颖 汤洁 胡蓉彬
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 延迟锁相环 压控延迟线 鉴相器 电荷泵
• 年，卷（期）: 2013,（1）
• 所属期刊栏目: 电路与系统设计
• 页码范围: 19-22
• 页数: 4页
• 分类号: TN432
• 字数: 1653字
• 语种: 中文

摘要

给出了一种适用于分时采样结构A/D转换器的等间距8相时钟发生电路.介绍了延迟锁相环(DLL)的结构,给出了每一模块的具体模型并加以分析.在0.18 μm标准CMOS工艺和1.8V电源电压下,对电路进行了模拟仿真.仿真结果显示,在1.25 GHz的参考输入频率下,DLL输入每相延迟100 ps,锁定时间6.48 ns,总功耗为79 mW.

作者信息

序号	姓名	单位	发文数	被引次数	H指数	G指数
1	李儒章		24	129	7.0	9.0
2	胡蓉彬		2	6	2.0	2.0
3	李思颖		4	25	4.0	4.0
7	汤洁		4	25	4.0	4.0
11	丁大胜		4	25	4.0	4.0