基本信息来源于合作网站,原文需代理用户跳转至来源网站获取       
摘要:
文章根据一个实际电路中ESD保护结构的设计,引出了一种亚微米CMOS IC中基于RC延迟而设计的VDD-VSS之间直接电压钳位结构,并结合例子中此结构前后的修改优化对该结构进行了详细的仿真分析.进一步比较了两种VDD-VSS电压钳位结构的优劣.最后阐述了亚微米CMOS电路的设计中,全芯片ESD结构的有效设计.
推荐文章
CMOS集成电路中ESD保护技术研究
静电放电
失效模式
ESD保护电路
栅耦舍
CMOS集成电路中电源和地之间的ESD保护电路设计
互补型金属氧化物集成电路
静电放电
保护电路
电源和地
CMOS集成电路的ESD设计技术
互补金属氧化物半导体
集成电路
静电放电
技术
设计
一种CMOS新型ESD保护电路设计
静电放电(ESD)保护
栅极接地NMOS
抗静电
电流集边效应
低成本
内容分析
关键词云
关键词热度
相关文献总数  
(/次)
(/年)
文献信息
篇名 亚微米CMOS电路中VDD-VSS ESD保护结构的设计
来源期刊 电子与封装 学科 工学
关键词 亚微米CMOS IC ESD VDD-VSS电压钳位结构 低阻抗大电流泄放通道
年,卷(期) 2006,(4) 所属期刊栏目 电路设计
研究方向 页码范围 28-32,27
页数 6页 分类号 TN402
字数 4132字 语种 中文
DOI 10.3969/j.issn.1681-1070.2006.04.007
五维指标
作者信息
序号 姓名 单位 发文数 被引次数 H指数 G指数
1 于宗光 中国电子科技集团公司第五十八研究所 140 722 12.0 22.0
2 刘明峰 中国电子科技集团公司第五十八研究所 6 20 3.0 4.0
3 蒋红利 中国电子科技集团公司第五十八研究所 3 28 2.0 3.0
传播情况
(/次)
(/年)
引文网络
引文网络
二级参考文献  (0)
共引文献  (0)
参考文献  (2)
节点文献
引证文献  (1)
同被引文献  (5)
二级引证文献  (0)
1999(1)
  • 参考文献(1)
  • 二级参考文献(0)
2000(1)
  • 参考文献(1)
  • 二级参考文献(0)
2006(0)
  • 参考文献(0)
  • 二级参考文献(0)
  • 引证文献(0)
  • 二级引证文献(0)
2011(1)
  • 引证文献(1)
  • 二级引证文献(0)
研究主题发展历程
节点文献
亚微米CMOS IC
ESD
VDD-VSS电压钳位结构
低阻抗大电流泄放通道
研究起点
研究来源
研究分支
研究去脉
引文网络交叉学科
相关学者/机构
期刊影响力
电子与封装
月刊
1681-1070
32-1709/TN
大16开
江苏无锡市惠河路5号(208信箱)
2002
chi
出版文献量(篇)
3006
总下载数(次)
24
总被引数(次)
9543
论文1v1指导