优化阵列结构的5 ns 32 kb CMOS SRAM及其外围电路

• 作者: 程君侠 许俊 颜渝瑜
• 来源期刊: 微电子学
• 学科: 工学
• 关键词: 静态随机存储器 地址有效时间 灵敏放大器 CMOS
• 年，卷（期）: 1999,（2）
• 所属期刊栏目: 研究论文
• 页码范围: 83-88
• 分类号: TP333
• 语种: 中文
• DOI: 10.3969/j.issn.1004-3365.1999.02.003

摘要

设计了一个地址有效时间为5 ns的32 kb(2 k×16位)CMOS静态随机存储器.设计中采用优化的阵列结构、分段字线译码,以达到1.75 mW/MHz的低功耗;采用位线平衡技术、高速两级敏感放大器及可预置电压的数据输出缓冲,以提高存储器的读写频率.同时,利用两级敏感放大器的层次式结构降低数据线的电压幅度,进一步降低了功耗.